VerilogPLC: controllore logico programmabile. Controllo elettronico basato sull'architettura Fulcrum-B3

Questo saggio descrive i progetti di costruzione e il linguaggio di programmazione di un nuovo tipo di PLC basato sulla logica programmabile. Il cuore di questo sistema è centrato su un chip CPLD montato sulla sua scheda di supporto, dove successivamente monta la memoria RAM, la memoria FRAM e l'amplificatore, il tutto con montaggio rimovibile. - Il CPLD già montato sulla scheda di supporto è ampiamente disponibile sul mercato Internet a prezzi bassi, come lo è per l'elettronica aggiuntiva richiesta. Successivamente, il chip deve essere configurato dai file allegati nel testo presentato, ottenendo un'unità di elaborazione che può essere programmata da un file audio WAV. Per programmare questo PLC viene utilizzato un PC generico, nel quale la presa audio ha il compito di comunicare la programmazione tramite file audio in formato WAV. Questo tipo di programmazione ha il vantaggio, nella versione base, di essere gestito dal sistema operativo Windows senza l'installazione di alcun programma specifico. A livello teorico, questo PLC è programmabile da tutti i computer e sistemi operativi, a condizione che abbiano le caratteristiche elementari descritte nel saggio. Ad esempio, un test è stato eseguito con successo per programmare questo PLC con uno smartphone Galaxy J3, gestito dal sistema operativo Android. Il sistema di trasmissione di file WAV è così affidabile che può utilizzare lo stesso PLC per programmare memorie parallele (fino a un massimo di 256 Kbit). - Il saggio è distribuito principalmente in formato EPUB e MOBI, sia in italiano che in inglese, composto da 208 pagine. La distribuzione nei formati EPUB e MOBI include l'allegato 7z (FILE.7z).